T∕CASAS 046-2024 碳化硅金属氧化物半导体场效应晶体管（SiC MOSFET）动态反偏(DRB)试验方法

　　团体标准

T/CASAS 046—2024　　碳化硅金属氧化物半导体场效应晶体管　　(SiC MOSFET)动态反偏(DRB)　试验方法

2024‑11‑19 发布2024‑11‑19 实施

第三代半导体产业技术创新战略联盟

 

目次

前言……………………………………………………………………………………………………………Ⅲ

引言……………………………………………………………………………………………………………Ⅳ

1 范围…………………………………………………………………………………………………………1

2 规范性引用文件……………………………………………………………………………………………1

3 术语和定义…………………………………………………………………………………………………1

4 试验电路……………………………………………………………………………………………………2

5 试验方法……………………………………………………………………………………………………2

5. 1 试验流程………………………………………………………………………………………………2

5. 2 样品选择………………………………………………………………………………………………3

5. 3 初始值测量……………………………………………………………………………………………3

5. 4 试验条件………………………………………………………………………………………………3

5. 5 应力波形………………………………………………………………………………………………4

5. 6 中间测量或终点测量…………………………………………………………………………………5

6 失效判据……………………………………………………………………………………………………5

7 试验报告……………………………………………………………………………………………………5

附录A(资料性) SiC MOSFET 动态反偏试验记录表……………………………………………………6

参考文献…………………………………………………………………………………………………………7

T/CASAS 046—2024

前言

本文件按照GB/T 1. 1—2020《标准化工作导则第1 部分：标准化文件的结构和起草规则》的规定

起草。

请注意本文件的某些内容可能涉及专利。本文件的发布机构不承担识别专利的责任。

本文件由第三代半导体产业技术创新战略联盟提出并归口。

本文件起草单位：工业和信息化部电子第五研究所、忱芯科技(上海)有限公司、中国科学院电工研究

所、比亚迪半导体股份有限公司、清纯半导体(宁波)有限公司、复旦大学宁波研究院、东风汽车集团有限

公司、湖北九峰山实验室、深圳市禾望电气股份有限公司、杭州芯迈半导体技术有限公司、中国电力科学

研究院有限公司、中国第一汽车集团有限公司、广电计量检测集团股份有限公司、西安交通大学、深圳平

湖实验室、江苏第三代半导体研究院有限公司、广东省东莞市质量监督检测中心、北京第三代半导体产业

技术创新战略联盟。

本文件主要起草人：陈媛、何亮、施宜军、毛赛君、陈兴欢、赵鹏、王宏跃、蔡宗棋、张瑾、吴海平、孙博韬、

丁琪超、左元慧、张俊然、李钾、王民、王丹丹、谢峰、闵晨、杨霏、刘昌、朱占山、张诗梦、李汝冠、王来利、

张彤宇、王铁羊、刘陆川、胡浩林、李炜鸿、赵高锋、李本亮、高伟。

Ⅲ

T/CASAS 046—2024

引言

碳化硅金属氧化物半导体场效应晶体管(SiC MOSFET)具有阻断电压高、工作频率高、耐高温能力

强、通态电阻低和开关损耗小等特点，广泛应用于高频、高压功率系统中。随着电力电子技术的不断发

展，越来越多的领域如航天、航空、石油勘探、核能、通信等，迫切需要能够在髙温、高频等极端环境下工作

的电子器件。

由于SiC MOSFET 在功率变换中常面临高压、高频、高温等复杂应力条件，其终端充放电效应，在开

关性能明显优于Si 器件的SiC 器件中更为突出，为了验证终端的可靠性不会因器件导通和关断引起的电

场强度持续变化而受到影响，有必要对SiC MOSFET 在开关动态情况下的反偏可靠性进行评估。本文

件给出了适用于SiC MOSFET 器件的动态反偏(DRB)试验方法。

T/CASAS 046—2024

Ⅳ

1

T/CASAS 046—2024

碳化硅金属氧化物半导体场效应晶体管

(SiC MOSFET)动态反偏(DRB)

试验方法

1 范围

本文件描述了碳化硅金属氧化物半导体场效应晶体管(SiC MOSFET)的动态反偏(DRB)试验

方法。

本文件适用于单管级和模块级SiC MOSFET 用于评估高dV/dt 对芯片内部结构快速充电导致的

老化。

2 规范性引用文件

下列文件中的内容通过文中的规范性引用而构成本文件必不可少的条款。其中，注日期的引用文

件，仅该日期对应的版本适用于本文件;不注日期的引用文件，其最新版本(包括所有的修改单)适用于本

文件。

GB/T 4586—1994 半导体器件分立器件第8 部分：场效应晶体管

3 术语和定义

GB/T 4586—1994 界定的以及下列术语和定义适用于本文件。

3. 1

动态反偏dynamic reverse bias;DRB

漏源电压快速开通和关断偏置。

3. 2

漏源电压上升速率rate of change of drain‑source voltage

dVDS/dt

漏源电压上升沿的变化速率。

3. 3

开态栅极电压on‑state gate‑source voltage

VGS. on

器件导通的栅极电压。

3. 4

关态栅极电压off‑sate gate‑source voltage

VGS. off

器件关断的栅极电压。

3. 5

最大栅极电压maximum gate‑source voltage

VGS. max

2

T/CASAS 046—2024

器件可承受的最大栅极电压。

3. 6

推荐最小栅极电压recommended minimum‑gate source voltage

VGS. min. recom

器件推荐的最小栅极电压，应保证器件关断。

4 试验电路

动态反偏试验可采用两种方式：被动模式或主动模式，试验电路图分别如图1 和图2 所示。VGS 电压

源是在样品上施加栅源电压的源，VDS 电压源是在样品上施加漏源电压的源。被动模式下漏源极电压重

复快速开通和关断，栅极电压保持不变。主动模式下，DUT1 为被测器件，DUT2 作为陪测器件，DUT1

和DUT2 的漏源电压和栅源电压交替开通和关断。

V%4

V(4

$

#

图1 动态反偏试验电路(被动模式)

V%4

V(4

$

$

#

#

%65

%65

图2 动态反偏试验电路(主动模式)

5 试验方法

5. 1 试验流程

该试验方法通过对样品施加动态反偏电压应力来评估器件的退化，试验流程图如图3 所示。

3

T/CASAS 046—2024

3%"F

D "A K

K"F

E

"F

U +"$*"U

K

注1：中间测量不是必须的。

注2：可以在常温下进行试验。

图3 试验流程图

5. 2 样品选择

选择样品并将样品放置到试验仪器中。

5. 3 初始值测量

测量样品的初始电参数，包括但不限于漏源漏电流IDSS、栅源漏电流IGSS、阈值电压VGS( th )、击穿电压

VBR、漏-源极导通电阻RDS( on )、体二极管正向压降VF。

5. 4 试验条件

推荐按照表1 的试验条件进行动态反偏试验，根据产品的要求，其他试验条件是可以接受的，可根据

实际应用条件或最佳实践进行调整，需在产品的详细规范中指明试验条件。

表1 动态反偏试验条件

试验条件参数

试验时间t

试验温度Tj

漏源电压VDS

dVDS dt

开关频率f

栅源电压VGS

注1：最大过冲不大于15%VDS. max。

注2：栅极开关切换条件下关注动态栅应力的影响。

注3：建议试验过程实时监测漏源漏电流的变化。

注4：建议试验过程实时监测代表性样品壳温的变化。

试验要求

t≥1 000 h

25 ℃

VDS≥0.8VDS. max

≥50 V/ns

f ≥25 kHz

方法1：被动模式：保持恒定，VGS=VGS. min .recom

方法2：主动模式：开关切换，VGS.off=VGS. min .recom，VGS.on=VGS. max

4

T/CASAS 046—2024

5. 5 应力波形

在样品上施加电压应力。图4 和图5 分别显示了被动模式和主动模式条件下的VGS 和VDS 电压应力

波形。被动模式下栅源极电压始终保持使器件关断的推荐最小负栅压，主动模式下栅源极电压在推荐最

小负栅压与最大栅压之间切换。漏源极电压变化速率应不小于50 V/ns(10%VDS ~90%VDS 的平均变化

速率)，栅源极电压变化速率应不小于1 V/ns(10%VGS ~90%VGS 的平均变化速率)。主动模式可在没有

负载电流IL 的情况下进行，若存在负载电流需考虑器件自热。图6 为VDS 过冲电压波形图，VDS 向上和向

下的最大过冲均不大于15%VDS. max。

V%4

V(4

V(4 NJO SFDPN

0.8V%4 NBY

EV Et 7 OT

t

t

图4 被动模式下VGS 和VDS 电压应力波形图

V%4

V(4

V(4 NBY

0.8V%4 NBY

EV Et 7 OT

EV Et 7 OT

t

图5 主动模式下VGS 和VDS 电压应力波形图

V%4

0.8V%4 NBY

EV Et 7 OT

t

0.8V%4 NBY

0.95V%4 NBY

V%4 0.8V%4 NBY

0.15V%4 NBY

图6 VDS 过冲电压波形图

5

T/CASAS 046—2024

5. 6 中间测量或终点测量

中间测量或终点测量包括但不限于漏源漏电流IDSS、栅源漏电流IGSS、阈值电压VGS( th )、击穿电压VBR、

漏-源极导通电阻RDS( on )、体二极管正向压降VF。测试应按照产品的详细规范进行。中间测量或终点测

量应在器件从规定试验条件下移出后的96 h 内完成，阈值电压VGS( th ) 应在移出后的10 h 内完成，测试方

法参考JEP 183。如果中间测量或终点测量不能在规定的时间内完成，那么在完成试验后测量前，器件

至少应追加24 h 相同条件的试验。

6 失效判据

失效判据应包括但不限于表2 所示的参数，除阈值电压外其他参数的测试方法依据GB/T 4586，测

试条件按照产品规范测试常温下的参数变化，变化范围不超过产品规范的限值。

表2 动态反偏失效判据

参数

漏-源极导通电阻

体二极管正向压降

击穿电压

阈值电压

漏源漏电流

栅源漏电流

符号

RDS( on )

VF

VBR

VGS( th )

IDSS

IGSS

失效判据

(相对于初始值的变化率)

20%(主动模式);5%(被动模式)

5%

小于规范值

20%(主动模式);5%(被动模式)

500%;若初始值<10 nA，则试验后不超过50 nA

500%;若初始值<10 nA，则试验后不超过50 nA

7 试验报告

应提供一份试验报告，其中包括：

a) 样品名称、编号;

b) 试验偏置条件;

c) 试验温度;

d) 试验电压;

e) 试验时间;

f) VGS( th ) 测量前预处理脉冲条件;

g) 试验前后电参数变化。

SiC MOSFET 动态反偏试验记录表见附录A。

6

T/CASAS 046—2024

附录A

(资料性)

SiC MOSFET 动态反偏试验记录表

SiC MOSFET 动态反偏试验记录表见表A. 1。

表A. 1 SiC MOSFET 动态反偏试验记录表示例

产品名称

试验项目

试验设备

试验依据

标准条款

试验条件及技

术要求

样品编号

1

2

3

…

型号：

编号：

可选

试验时间t/h

试验温度TA/(℃)

漏源电压VDS/V

dVDS dt

dVGS dt(主动模式)

开关频率f/kHz

占空比

过冲

阈值电压测试条件

测试结果

RDS( on )/mΩ

□被动模式VGS=

□主动模式VGS.off= VGS.on=

VF/V

上升沿： V ns 下降沿： V ns

上升沿： V ns 下降沿： V ns

上冲： %VDS. max 下冲： %VDS. max

预处理脉冲电压： V 预处理脉冲时间： ms

VBR/V

型号规格

环境温度、

相对湿度

计量有效期

样品

数量

VGS( th )/V IDSS/nA IGSS/nA

7

T/CASAS 046—2024

参考文献

[1] AEC⁃Q101 Failure mechanism based stress test qualification for discrete semiconductors in au⁃

tomotive applications

[2] AQG 324 Qualification of power modules for use in power electronics converter units in motor

vehicles

[3] IEC 60747⁃8：2010 Semiconductor devices—Discrete devices—Part 8：Field⁃effect transistors

[4] JEDEC 22⁃A108 Temperature，bias，and operating life

[5] JEP 183 Guidelines for measuring the threshold voltage(VT)of SiC MOSFETs